


IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

Appl. No. : TBD Confirmation No. TBD
Applicant : Yoshitaka Koharagi
Filed : Herewith
TC/A.U : TBD
Examiner : Not Assigned
Docket No. : TIJ-35410
Customer No. : 23494

TRANSMITTAL LETTER ACCOMPANYING CERTIFIED COPY OF
PRIORITY APPLICATION UNDER 35 U.S.C § 119

Commissioner for Patents
P. O. Box 1450
Alexandria, VA 22313-1450

"EXPRESS MAIL" mailing label number **EV 333320059 US**. I hereby certify that the Preliminary Amendment and the accompanying Application is being deposited with the United States Postal Service "Express Mail Post Office to Addressee" service under 37 § CFR 1.10 on the above-mentioned date and is addressed to the Mail Stop Patent Application, Commissioner of Patents, P. O. Box 1450, Alexandria, VA 22313-1450.


Bret J. Petersen, Reg. No. 37,417

10-8-03
DATE

Sir:

Submitted herewith is a certified copy of Japanese Patent Application No. 2002-310091, filed on 10/24/2002 in the Japanese Patent Office and from which priority under 35 U.S.C § 119 is claimed for the above-identified application.

Respectfully submitted,
Texas Instruments Incorporated



Bret J. Petersen
Attorney for Applicants
Reg. No. 37,417
(972)917-5339

日 本 国 特 許 庁
JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 2 0 0 2 年 1 0 月 2 4 日
Date of Application:


出 願 番 号 特 願 2 0 0 2 - 3 1 0 0 9 1
Application Number:
[ST. 10/C] : [J P 2 0 0 2 - 3 1 0 0 9 1]

出 願 人 日 本 テ キ サ ス ・ イ ン ス ツ ル メ ン ツ 株 式 会 社
Applicant(s):

2 0 0 3 年 9 月 5 日

特許庁長官
Commissioner,
Japan Patent Office

今 井 康 夫



特許-35410 (2002J027/28)

出証番号 出証特 2 0 0 3 - 3 0 7 2 9 3 7

【書類名】 特許願

【整理番号】 020445

【提出日】 平成14年10月24日

【あて先】 特許庁長官殿

【国際特許分類】 H03K 17/22

【発明の名称】 駆動回路

【請求項の数】 14

【発明者】

 【住所又は居所】 大分県速見郡日出町大字川崎字高尾 4 2 6 0 番地 日本
 テキサス・インスツルメンツ株式会社内

 【氏名】 小原木 佳孝

【発明者】

 【住所又は居所】 大阪府大阪市北区天満橋 1 丁目 8 番 3 0 号 O A P オフ
 ィスタワービル 2 6 階 日本テキサス・インスツルメン
 ツ株式会社内

 【氏名】 野川 正司

【特許出願人】

 【識別番号】 390020248

 【氏名又は名称】 日本テキサス・インスツルメンツ株式会社

【代理人】

 【識別番号】 100094053

 【弁理士】

 【氏名又は名称】 佐藤 隆久

【手数料の表示】

 【予納台帳番号】 014890

 【納付金額】 21,000円

【提出物件の目録】

 【物件名】 明細書 1

 【物件名】 図面 1

【物件名】 要約書 1

【包括委任状番号】 9102925

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 駆動回路

【特許請求の範囲】

【請求項 1】

スイッチング電源と、

上記スイッチング電源から駆動対象へ供給される電力を断続させるスイッチと

、
上記駆動対象に流れた電流を検出し、当該検出結果に応じた検出信号を出力する検出手段と、

上記検出手段から出力される検出信号と目標信号との誤差に応じた誤差信号を生成する誤差信号生成手段と、

上記スイッチがオンのとき、上記誤差信号生成手段で生成された誤差信号を平均化し、上記スイッチがオンからオフへ変化するとき、上記平均化した誤差信号を保持し、上記スイッチがオフからオンへ変化するとき、上記保持した誤差信号の信号レベルを初期レベルとして、上記誤差信号の平均化を開始する信号保持手段と、

上記スイッチがオフのとき、上記スイッチング電源による駆動対象への電力の供給を停止させ、上記スイッチがオンのとき、上記スイッチング電源が駆動対象へ供給する電力を上記信号保持手段で平均化された誤差信号に応じて制御するスイッチング電源制御手段と

を有する駆動回路。

【請求項 2】

スイッチング電源と、

上記スイッチング電源から駆動対象へ供給される電力を断続させるスイッチと

、
上記駆動対象に流れた電流を検出し、当該検出結果に応じた検出信号を出力する検出手段と、

上記スイッチがオンのとき、上記検出手段から出力される検出信号を平均化し、上記スイッチがオンからオフへ変化するとき、上記平均化した検出信号を保持

し、上記スイッチがオフからオンへ変化するとき、上記保持した検出信号の信号レベルを初期レベルとして、上記検出信号の平均化を開始する信号保持手段と、

上記信号保持手段で平均化された検出信号と目標信号との誤差に応じた誤差信号を生成する誤差信号生成手段と、

上記スイッチがオフのとき、上記スイッチング電源による駆動対象への電力の供給を停止させ、上記スイッチがオンのとき、上記スイッチング電源が駆動対象へ供給する電力を上記誤差信号生成手段で生成された誤差信号に応じて制御するスイッチング電源制御手段と

を有する駆動回路。

【請求項 3】

上記信号保持手段は、上記スイッチがオフする前に上記誤差信号を保持し、上記スイッチがオンした後に上記誤差信号の平均化を開始する、

請求項 1 に記載の駆動回路。

【請求項 4】

上記信号保持手段は、上記スイッチがオフする前に上記検出信号を保持し、上記スイッチがオンした後に上記検出信号の平均化を開始する、

請求項 2 に記載の駆動回路。

【請求項 5】

上記スイッチのオンおよびオフの切り換えを、上記スイッチング電源のスイッチング周期における所定の位相で行わせるスイッチ制御手段を有する、

請求項 1 ないし 4 の何れかに記載の駆動回路。

【請求項 6】

上記スイッチング電源制御手段は、入力されるクロック信号に同期して上記スイッチング電源をスイッチング動作させ、

上記スイッチ制御手段は、上記クロック信号に同期して上記スイッチのオンおよびオフを制御する、

請求項 5 に記載の駆動回路。

【請求項 7】

上記駆動対象は、1 つまたは複数の直列接続された発光素子である、

請求項 1 ないし 6 の何れかに記載の駆動回路。

【請求項 8】

上記スイッチング電源は、昇圧型スイッチング電源である、

請求項 1 ないし 6 の何れかに記載の駆動回路。

【請求項 9】

駆動対象素子への電流の供給を制御する第 1 のスイッチング素子と、

上記駆動対象素子に電流を供給する電源回路のインダクタンス素子に接続された第 2 のスイッチング素子と、

上記駆動対象素子に流れる電流に応じた検出信号と基準信号とを比較して当該比較結果に応じた誤差信号を生成する誤差信号生成回路と、

上記誤差信号に基づいて上記第 2 のスイッチング素子を駆動するための駆動パルス信号を生成し、上記第 1 のスイッチング素子を制御する制御パルス信号に同期して上記第 2 のスイッチング素子に供給する電源制御回路と、

を有する駆動回路。

【請求項 10】

上記電源制御回路が、三角波信号を生成する三角波信号生成回路と、電圧信号として与えられる上記誤差信号と上記三角波信号とを比較するコンパレータと、上記コンパレータから出力される信号を入力し、上記制御パルス信号に同期して上記駆動パルス信号を出力する論理回路とを有する

請求項 9 に記載の駆動回路。

【請求項 11】

上記三角波信号と上記制御パルス信号とが基準クロック信号に基づいて生成される

請求項 10 に記載の駆動回路。

【請求項 12】

上記誤差信号生成回路から供給される上記誤差信号を上記制御パルス信号に同期して入力し、保持した当該誤差信号を上記電源制御回路に出力する信号保持回路を有し、

上記誤差信号生成回路が、上記検出信号に応じた電圧信号と基準電圧信号とを

比較する差動増幅器と、上記検出信号を上記制御パルス信号に同期して上記差動増幅器に供給するための第 1 のスイッチ素子とを有する

請求項 9、10 又は 11 に記載の駆動回路。

【請求項 13】

上記電源回路が、アノードが上記インダクタンス素子と上記第 2 のスイッチング素子との接続中点に接続され、カソードが上記駆動対象素子に接続されたダイオードと、上記ダイオードのカソードに接続されたキャパシタとを有し、

上記検出信号が上記駆動対象素子の電流路に接続された抵抗素子により発生される

請求項 9、10、11 又は 12 に記載の駆動回路。

【請求項 14】

上記駆動対象素子が直列に接続された複数の発光ダイオードであり、上記第 1 及び第 2 のスイッチング素子が MOS トランジスタである

請求項 9、10、11、12 又は 13 に記載の駆動回路。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】

本発明は駆動回路に係り、たとえば LED (light emitting diode) などの発光素子を駆動するための駆動回路に関するものである。

【0002】

【従来の技術】

液晶表示装置のバックライト用の光源として、LED などの発光素子が一般に用いられている。バックライト用の光源には、視認性の調節や、点灯による消費電力の増大を抑える目的で、光量の調節機能（調光機能）が一般に設けられている。この調光機能は、通常、発光素子の駆動回路において実現される。

【0003】

LED の光量を調節する最も簡単な方法は、LED に流す電流を調節する方法である。しかしながら、LED の色調は電流に応じて変化する特性があるため、光量を調節するために電流を変化させると、LED の色調までも変化してしまう

問題が生じる。特に白色の L E D では、この色調の変化が表示の品質に大きな影響を与える。

【 0 0 0 4 】

このため、L E D の光量の調節には、P W M (pulse width modulation) 方式が一般に用いられる。

P W M 方式では、周期的なパルス電流が L E D に供給されて L E D の明滅が繰り返される。L E D の明滅が十分速ければ、視覚の残像現象によって、人の目に感じられる明るさは一定になる。電流のパルス幅を調節することにより、L E D の点灯時間が調節されるため、人間の視覚上における明るさが変化する。

P W M 方式を用いる場合、L E D に供給する電流を一定に保つことができるので、光量とともに色調が変化してしまう上述した問題は生じない。

【 0 0 0 5 】

図 6 は、P W M 方式による L E D 駆動回路の一般的な構成を示す回路図である。

図 6 に示す駆動回路は、可変抵抗 2 と、n p n トランジスタ 3 と、P W M 制御回路 4 とを有する。

【 0 0 0 6 】

可変抵抗 2 は、駆動対象の L E D 1 に流れる電流を制限するための抵抗であり、L E D 1 と直列に接続される。この直列回路の一方の端は電源ライン V c c に接続され、他方の端は n p n トランジスタ 3 を介して基準電位ライン G に接続される。

P W M 制御回路 4 は、n p n トランジスタ 3 のベースに P W M 方式で変調されたパルス信号を供給し、n p n トランジスタ 3 を導通または遮断させる。

【 0 0 0 7 】

図 6 に示す L E D の駆動回路によれば、P W M 制御回路 4 のパルス信号に応じて n p n トランジスタ 3 の導通時間と遮断時間との比が変化すると、L E D 1 に流れるパルス電流の幅が変化し、L E D の点灯時間と消灯時間との比が変化する。

【 0 0 0 8 】

【発明が解決しようとする課題】

ところで、LEDを長時間点灯させた場合、LEDにおいて消費される電力によりLED自体の温度が上昇し、順方向電圧が低下する現象が起こる。図6に示す駆動回路においてこの現象が起こると、電源ラインVccには一定の電圧が供給されているので、順方向電圧の低下分だけ可変抵抗2に印加される電圧が高くなり、電流が増加して、LEDの発光光量の変動する不利益を生じる。

npnトランジスタ3の発熱によってその導通抵抗が変化した場合も、LEDの発光光量の変動する不利益を生じる。

【0009】

また、電源電圧に変動が生じた場合、その電圧変動がそのまま電流の変化となり、LEDの発光光量の変動する不利益を生じる。

可変抵抗2に抵抗調節用の接点が用いられている場合には、経年変化により接点の抵抗値が変化して、LEDの発光光量に変化してしまう不利益を生じる。

【0010】

さらに、LEDの順方向電圧は製造上のばらつきが大きいので、所望の電流が流れるように可変抵抗2の抵抗値を調整する必要があり、その調整作業のための手間と時間が必要になる不利益がある。

【0011】

本発明はかかる事情に鑑みてなされたものであり、その目的は、温度変化や電源電圧の変動、素子の製造ばらつきの影響を抑えて、一定レベルのパルス電流を出力することができる駆動回路を提供することにある。

【0012】**【課題を解決するための手段】**

上記の目的を達成するため、本発明の第1の観点の駆動回路は、
スイッチング電源と、

上記スイッチング電源から駆動対象へ供給される電力を断続させるスイッチと、

上記駆動対象に流れた電流を検出し、当該検出結果に応じた検出信号を出力する検出手段と、

上記検出手段から出力される検出信号と目標信号との誤差に応じた誤差信号を生成する誤差信号生成手段と、

上記スイッチがオンのとき、上記誤差信号生成手段で生成された誤差信号を平均化し、上記スイッチがオンからオフへ変化するとき、上記平均化した誤差信号を保持し、上記スイッチがオフからオンへ変化するとき、上記保持した誤差信号の信号レベルを初期レベルとして、上記誤差信号の平均化を開始する信号保持手段と、

上記スイッチがオフのとき、上記スイッチング電源による駆動対象への電力の供給を停止させ、上記スイッチがオンのとき、上記スイッチング電源が駆動対象へ供給する電力を上記信号保持手段で平均化された誤差信号に応じて制御するスイッチング電源制御手段とを有する。

【0013】

本発明の第1の観点の駆動回路によれば、スイッチがオンのとき、スイッチング電源から駆動対象へ電力が供給され、電力の供給を受けて駆動対象に流れた電流が検出手段において検出される。検出結果に応じた検出信号が検出手段から出力され、この検出信号と目標信号との誤差に応じた誤差信号が誤差信号生成手段において生成される。生成された誤差信号は、信号保持手段において平均化され、この平均化された誤差信号に応じて、スイッチング電源が駆動対象へ供給する電力が制御される。スイッチがオンからオフへ変化するとき、平均化された誤差信号が信号保持手段において保持され、スイッチング電源による駆動対象への電力の供給が停止される。スイッチがオフからオンへ変化するとき、信号保持手段において、保持された誤差信号の信号レベルを初期レベルとして、誤差信号の平均化が開始される。

【0014】

本発明の第2の観点の駆動回路は、

スイッチング電源と、

上記スイッチング電源から駆動対象へ供給される電力を断続させるスイッチと

上記駆動対象に流れた電流を検出し、当該検出結果に応じた検出信号を出力す

る検出手段と、

上記スイッチがオンのとき、上記検出手段から出力される検出信号を平均化し、上記スイッチがオンからオフへ変化するとき、上記平均化した検出信号を保持し、上記スイッチがオフからオンへ変化するとき、上記保持した検出信号の信号レベルを初期レベルとして、上記検出信号の平均化を開始する信号保持手段と、

上記信号保持手段で平均化された検出信号と目標信号との誤差に応じた誤差信号を生成する誤差信号生成手段と、

上記スイッチがオフのとき、上記スイッチング電源による駆動対象への電力の供給を停止させ、上記スイッチがオンのとき、上記スイッチング電源が駆動対象へ供給する電力を上記誤差信号生成手段で生成された誤差信号に応じて制御するスイッチング電源制御手段とを有する。

【0015】

本発明の第2の観点の駆動回路によれば、スイッチがオンのとき、スイッチング電源から駆動対象へ電力が供給され、電力の供給を受けて駆動対象に流れた電流が検出手段において検出される。この検出信号は、信号保持手段において平均化され、平均化された検出信号と目標信号との誤差に応じた誤差信号が誤差信号生成手段において生成される。この生成された誤差信号に応じて、スイッチング電源が駆動対象へ供給する電力が制御される。スイッチがオンからオフへ変化するとき、平均化された検出信号が信号保持手段において保持され、スイッチング電源による駆動対象への電力の供給が停止される。スイッチがオフからオンへ変化するとき、信号保持手段において、保持された検出信号の信号レベルを初期レベルとして、検出信号の平均化が開始される。

【0016】

第1および第2の観点の駆動回路は、上記スイッチのオンおよびオフの切り換えを、上記スイッチング電源のスイッチング周期における所定の位相で行わせるスイッチ制御手段を有しても良い。

【0017】

第1の観点の駆動回路において、上記信号保持手段は、上記スイッチがオフする前に上記誤差信号を保持し、上記スイッチがオンした後に上記誤差信号の平均

化を開始しても良い。

第2の観点の駆動回路において、上記信号保持手段は、上記スイッチがオフする前に上記検出信号を保持し、上記スイッチがオンした後に上記検出信号の平均化を開始しても良い。

【0018】

本発明の第3の観点の駆動回路は、駆動対象素子への電流の供給を制御する第1のスイッチング素子と、上記駆動対象素子に電流を供給する電源回路のインダクタンス素子に接続された第2のスイッチング素子と、上記駆動対象素子に流れる電流に応じた検出信号と基準信号とを比較して当該比較結果に応じた誤差信号を生成する誤差信号生成回路と、上記誤差信号に基づいて上記第2のスイッチング素子を駆動するための駆動パルス信号を生成し、上記第1のスイッチング素子を制御する制御パルス信号に同期して上記第2のスイッチング素子に供給する電源制御回路とを有する。

【0019】

【発明の実施の形態】

<第1の実施形態>

図1は、本発明の第1の実施形態に係る駆動回路の構成の一例を示すブロック図である。

図1に示す駆動回路は、n型MOSトランジスタ10と、抵抗20と、誤差信号生成部30と、信号保持部40と、スイッチング電源制御部50と、スイッチング電源60とを有する。

誤差信号生成部30は、トランスファ・ゲート301と、基準電圧源304および305と、抵抗302および303と、差動増幅器306とを含む。

信号保持部40は、トランスファ・ゲート401と、キャパシタ402とを含む。

スイッチング電源制御部50は、三角波信号生成回路501と、コンパレータ502と、AND回路503とを含む。

スイッチング電源60は、n型MOSトランジスタ601と、インダクタ602と、ダイオード603と、キャパシタ604とを含む。

なお、 n 型MOSトランジスタ10は、本発明のスイッチの一実施形態である。

抵抗20は、本発明の検出手段の一実施形態である。

誤差信号生成部30は、本発明の誤差信号生成手段の一実施形態である。

信号保持部40は、本発明の信号保持手段の一実施形態である。

スイッチング電源制御部50は、本発明のスイッチング電源制御手段の一実施形態である。

スイッチング電源60は、本発明のスイッチング電源の一実施形態である。

【0020】

図1に示す駆動回路では、直列接続された n 個（ n は任意の自然数を示す）のLED71～7 n が駆動対象となっており、これに駆動電流 I_o が供給される。駆動電流 I_o は、スイッチング電源60から出力され、LED71～7 n を介して基準電位ラインGに流れる。

【0021】

n 型MOSトランジスタ10は、駆動電流 I_o の電流経路上に挿入されており、ゲートに入力されるスイッチ制御信号 S_w に応じてオンまたはオフすることにより、LED71～7 n に流れる電流 I_o を断続する。図1に示すように、直列接続されたLED71～7 n のカソード側端子にドレインが接続され、ソースが抵抗20を介して基準電位ラインGに接続される。抵抗20に発生する電圧が、検出信号 S_{fb} として誤差信号生成部30に入力される。

【0022】

差動増幅器306は、正入力端子と負入力端子との電圧差に応じた電流を出力する電流出力型の増幅器である。正入力端子には、基準電圧源305の基準電圧 V_{ref1} が入力される。負入力端子には、抵抗303を介して基準電圧源304の基準電圧 V_{ref2} が入力されるとともに、抵抗302およびトランスファ・ゲート301を介して検出信号 S_{fb} が入力される。差動増幅器306から出力される電流が、誤差信号 S_{err} として信号保持部40に入力される。

【0023】

差動増幅器306の出力端子は、トランスファ・ゲート401を介してキャパ

シタ 402 の一方の端子に接続される。キャパシタ 402 の他方の端子は、基準電位ライン G に接続される。キャパシタ 402 に発生する電圧が、誤差信号 $SerrA$ としてスイッチング電源制御部 50 に入力される。

【0024】

コンパレータ 502 の正入力端子には、誤差信号 $SerrA$ が入力され、負入力端子には、三角波信号生成回路 501 の三角波信号が入力される。2 入力の AND 回路 503 には、コンパレータ 502 の出力信号とスイッチ制御信号 Sw とが入力される。AND 回路 503 の出力信号が、パルス信号 $Spulse$ としてスイッチング電源 60 に入力される。

【0025】

n 型 MOS トランジスタ 601 は、ゲートにパルス信号 $Spulse$ が入力され、ソースが基準電位ライン G に接続され、ドレインがインダクタ 602 を介して電源ライン Vcc に接続される。インダクタ 602 と n 型 MOS トランジスタ 421 との接続ノードには、ダイオード 603 のアノード端子が接続される。ダイオード 603 のカソード端子は、キャパシタ 604 を介して基準電位ライン G に接続される。

ダイオード 603 のカソード端子から出力されるパルス電流 $Ipulse$ は、キャパシタ 604 を充電することにより平滑化され、平滑化された電流 I_o が LED 71～7n の駆動電流 I_o として出力される。

【0026】

上述した構成を有する図 1 に示す駆動回路の動作を説明する。

スイッチ制御信号 Sw がハイレベルの場合、n 型 MOS トランジスタ 10 はオン状態となり、LED 71～7n には電流 I_o が供給される。この場合、トランスファ・ゲート 301 はオン状態になるため、電流 I_o により抵抗 20 に発生した電圧は、トランスファ・ゲート 301 を介して抵抗 302 に印加される。抵抗 302 および 303 が抵抗 20 に比べて十分大きな抵抗値を有しているものとする、差動増幅器 306 の負入力端子の電圧 V_n は、概ね次式のように表される。

【0027】

【数 1】

$$V_n = (V_{ref2} \times R_{302} + V_{fb} \times R_{303}) / (R_{302} + R_{303}) \quad \cdots (1)$$

【0 0 2 8】

ただし、式（1）において、符号 R 3 0 2 は抵抗 3 0 2 の抵抗値を、符号 R 3 0 3 は抵抗 3 0 3 の抵抗値を、符号 V f b は抵抗 2 0 に発生する電圧をそれぞれ示す。

式（1）に示すように、差動増幅器 3 0 6 の負入力端子の電圧 V n は、抵抗 2 0 の電圧 V f b と基準電圧 V r e f 2 とを抵抗 3 0 2 および 3 0 3 の抵抗比に応じた割合で合成した電圧となる。すなわち、電圧 V n は、抵抗 2 0 の電圧 V f b に対して簡易的にオフセット電圧を与えた電圧となる。

【0 0 2 9】

この電圧 V n と基準電圧 V r e f 1 とのレベル差に応じた電流が、誤差信号 S e r r として差動増幅器 3 0 6 から出力される。スイッチ制御信号 S w がハイレベルの場合、トランスファ・ゲート 4 0 1 はオン状態となるため、差動増幅器 3 0 6 から出力される電流は、トランスファ・ゲート 4 0 1 を介してキャパシタ 4 0 2 を充電または放電する。

【0 0 3 0】

キャパシタ 4 0 2 に発生した電圧は、コンパレータ 5 0 2 において三角波信号生成回路 5 0 1 の三角波信号と比較される。コンパレータ 5 0 2 の出力信号は、キャパシタ 4 0 2 の電圧より三角波信号の電圧が低い場合にハイレベルとなり、逆の場合にローレベルとなる。結果として、キャパシタ 4 0 2 の電圧に応じたパルス幅を有する信号がコンパレータ 5 0 2 から出力される。スイッチ制御信号 S w がハイレベルのため、コンパレータ 5 0 2 から出力されるパルス信号はそのまま AND 回路 5 0 3 を透過し、パルス信号 S p u l s e として n 型 MOS トランジスタ 6 0 1 のゲートに入力される。三角波信号生成回路 5 0 1 から出力される三角波信号の周波数は、たとえば 5 0 0 K ~ 1 M H z である。

【0 0 3 1】

パルス信号 S p u l s e がハイレベルの場合、n 型 MOS トランジスタ 6 0 1 がオン状態となり、電源ライン V c c からインダクタ 6 0 2 および n 型 MOS ト

ランジスタ 601 を介して基準電位ライン G に電流が流れる。この電流によって、インダクタ 602 にエネルギーが蓄積される。パルス信号 S_{pulse} がローレベルになると、n 型 MOS トランジスタ 601 がオフ状態になり、インダクタ 602 に蓄積されたエネルギーが電流として放出される。この電流は、ダイオード 603 を介してキャパシタ 604 を充電する。キャパシタ 604 に充電される電圧に応じて電流 I_o が発生し、LED 71 ~ 7n に供給される。直列に接続される LED 71 ~ 7n の個数は、たとえば 2 ~ 5 個である。また、LED の電圧降下を 3.6 V 程度、直列に接続される LED の数を 5 個とすると、スイッチング電源 60 から 21 V 程度の電圧が出力される。

【0032】

電流 I_o が目標電流より大きくなると、差動増幅器 306 の負入力端子の電圧 V_n が基準電圧 V_{ref1} より大きくなって、キャパシタ 402 の電荷を放電させる向きに差動増幅器 306 の出力電流が流れ、キャパシタ 402 の電圧が低下する。キャパシタ 402 の電圧が低下すると、コンパレータ 502 から出力されるハイレベル信号のパルス幅が狭くなり、n 型 MOS トランジスタ 601 の導通期間が短くなる。これにより、インダクタ 602 に蓄積されるエネルギーが減少して、出力電流 I_o が減少する。逆に、電流 I_o が目標電流より小さくなると、キャパシタ 402 の電荷を充電させる向きに差動増幅器 306 の出力電流が流れ、キャパシタ 402 の電圧が上昇し、コンパレータ 502 から出力されるハイレベル信号のパルス幅が広くなる。これにより、n 型 MOS トランジスタ 601 の導通期間が長くなり、インダクタ 602 に蓄積されるエネルギーが増加して、出力電流 I_o が増加する。このような負帰還の制御が働くことにより、電流 I_o は目標電流とほぼ等しくなる。

【0033】

スイッチ制御信号 S_w がハイレベルからローレベルへ変化すると、n 型 MOS トランジスタ 10 がオフ状態になって、出力電流 I_o はゼロになる。このため、ダイオード 603 から出力されるパルス電流 I_{pulse} はほとんどキャパシタ 604 に流れ込む。このとき、AND 回路 503 の出力信号がローレベルになって n 型 MOS トランジスタ 601 がオフ状態になり、インダクタ 602 への新た

なエネルギーの蓄積が停止されるので、パルス電流 I_{pulse} は、インダクタ 602 に残存するエネルギーが全て放出されたところで枯渇する。したがって、キャパシタ 604 が適当に大きなキャパシタンスを有していれば、n 型 MOS トランジスタ 10 の遮断後におけるキャパシタ 604 の電圧上昇を許容範囲内に確実に抑えることができる。

【0034】

また、スイッチ制御信号 S_w がハイレベルからローレベルへ変化すると、トランスファ・ゲート 401 がオフ状態になるため、差動増幅器 306 の出力電流によるキャパシタ 402 の充電および放電が停止される。コンパレータ 502 の正入力端子が十分大きな入力インピーダンスを有しているものとする、キャパシタ 402 に発生した電圧はほぼ一定に保持される。

【0035】

また、スイッチ制御信号 S_w がハイレベルからローレベルへ変化すると、トランスファ・ゲート 301 もオフ状態になるため、抵抗 302 に流れる電流がほぼゼロになり、差動増幅器 306 の負入力端子の電圧 V_n はほぼ基準電圧 V_{ref2} と等しくなる。

仮にトランスファ・ゲート 301 がオン状態のままだとすると、抵抗 20 に発生する電圧 V_{fb} が基準電位ライン G の電圧まで低下するため、式 (1) から分かるように電圧 V_n が低くなり、差動増幅器 306 へ入力される差電圧が大きくなってしまう。トランスファ・ゲート 301 がオフされることにより、電圧 V_n が基準電圧 V_{ref2} まで高くなるため、この差電圧の増大が抑えられる。これにより、差動増幅器 306 の飽和を緩和して、差動増幅器 306 が定常状態へ復帰するまでの時間を短縮することができる。

【0036】

スイッチ制御信号 S_w がローレベルからハイレベルへ戻ると、トランスファ・ゲート 301 および 401 が導通し、AND 回路 503 が透過状態となるため、出力電流 I_o のフィードバック制御が再開される。このとき、キャパシタ 402 には、n 型 MOS トランジスタ 10 が前回オンからオフへ変化したときの電圧が保持されており、この保持された電圧を初期値として、差動増幅器 306 の出力

電流によるキャパシタ 402 の充電および放電が再開される。温度変化や電源電圧変動などによる出力電流 I_o の変動は、n 型 MOS トランジスタ 10 のスイッチング周期に比べて通常は十分遅いので、前回のフィードバック動作の最後においてキャパシタ 402 に保持された電圧と、次のフィードバック動作において系が定常状態へ収束してキャパシタ 402 に保持される電圧との差はあまり大きくならない。このため、スイッチング電源 60 から出力される電流 I_o は、n 型 MOS トランジスタ 10 がオン状態へ戻った後、速やかに定常値へ収束する。

【0037】

以上説明したように、図 1 に示す駆動回路によれば、出力電流 I_o がフィードバック制御によって調節されるので、基準電圧 V_{ref1} および V_{ref2} が一定に保持されていれば、温度変化や電源電圧変動、素子の製造ばらつきなどの影響による出力電流 I_o の変動を効果的に抑えることができ、非常に安定した出力電流 I_o を得ることができる。変動の少ない安定な基準電圧は、たとえばバンドギャップ回路などを用いて容易に生成することができる。

このように出力電流 I_o が安定化することから、電流 I_o によって駆動される LED 71 ~ 7n の発光光量を安定化させて、色調の変化を抑えることができる。また、LED の順方向電圧のばらつきに依らず電流 I_o を所定値に設定できるので、可変抵抗などを用いて発光光量を調節する必要がなくなり、調整に要していた手間と時間を削減することができる。

【0038】

もし、スイッチ 10 がオフした状態でパルス信号 S_{pulse} のパルス発振が停止されないとすると、インダクタ 602 におけるエネルギーの蓄積と放出が繰り返されるため、パルス電流 I_{pulse} が出力され続ける。出力電流 I_o は n 型 MOS トランジスタ 10 において遮断されるため、全てのパルス電流 I_{pulse} がキャパシタ 604 に流れ込むことになり、キャパシタ 604 の電圧が際限なく上昇してしまう。この電圧がダイオード 603 や n 型 MOS トランジスタ 10 の耐圧を超えてしまうと、これらの素子にダメージを与えてしまう。

これに対し、図 1 に示す駆動回路によれば、n 型 MOS トランジスタ 10 がオフ状態へ変化するとき、スイッチング電源制御回路 50 におけるパルス信号 S_p

ulse の発振が停止されて、n 型 MOS トランジスタ 601 のゲートがローレベルに固定される。これにより、インダクタ 602 におけるエネルギーの蓄積と放出が停止され、スイッチング電源 60 における電力の出力が停止される。このため、スイッチング電源 60 の出力端子に過電圧が発生することを防止できる。

【0039】

また、もし、n 型 MOS トランジスタ 10 がオフ状態へ変化する場合にトランスファ・ゲート 301, 401 が遮断されず、キャパシタ 402 の電圧が保持されないとする、電流値ゼロの出力電流 I_o を目標電流へ近づけるようにキャパシタ 402 の電圧が充電されるため、キャパシタ 402 の電圧が高くなり、パルス信号 S pulse のオン期間が長くなる。すなわち、出力電流 I_o を非常に大きな電流に制御するパルス信号がコンパレータ 502 から出力される。この信号状態で n 型 MOS トランジスタ 10 がオン状態に戻ると、出力電流 I_o は過渡的に目標電流より大きな電流になり、そこから目標電流に収束するまでに非常に長い時間を要してしまう。

これに対し、図 1 に示す駆動回路によれば、n 型 MOS トランジスタ 10 がオンのとき、誤差信号生成部 30 の出力電流によってキャパシタ 402 が充放電され、n 型 MOS トランジスタ 10 がオンからオフへ変化するとき、キャパシタ 402 に発生する電圧が保持され、n 型 MOS トランジスタ 10 がオフからオンへ変化するとき、この保持された電圧を初期電圧として、誤差信号生成部 30 の出力電流によるキャパシタ 402 の充放電が開始される。このため、n 型 MOS トランジスタ 10 がオンへ戻ったあと、キャパシタ 402 の電圧がフィードバック系の定常値に近い状態から、フィードバック制御が再開されるので、出力電流 I_o を速やかに定常値へ収束させることができる。これにより、LED の発光光量をより安定化させることができる。

【0040】

<第 2 の実施形態>

次に、本発明の第 2 の実施形態について述べる。

図 2 は、本発明の第 2 の実施形態に係る駆動回路の構成の一例を示すブロック図であり、図 1 および図 2 における同一の符号は同一の構成要素を示す。

図2に示す駆動回路では、図1に示す駆動回路における誤差信号生成部30および信号保持部40が、誤差信号生成部30Aおよび信号保持部40Aに置き換えられる。

誤差信号生成部30Aは、基準電圧源307と、差動増幅器308とを含む。

信号保持部40Aは、増幅器403と、トランスファ・ゲート404と、キャパシタ405とを含む。

なお、誤差信号生成部30Aは、本発明の誤差信号生成手段の一実施形態である。

信号保持部40Aは、本発明の信号保持手段の一実施形態である。

【0041】

増幅器403は、抵抗20に発生する電圧としての検出信号Sfbを増幅し、検出信号Sfbに応じた電流を出力する。増幅器403の出力端子は、トランスファ・ゲート404を介してキャパシタ405の一方の端子に接続される。キャパシタ405の他方の端子は、基準電位ラインGに接続される。キャパシタ405に発生する電圧が、検出信号SfbAとして誤差信号生成部30Aに入力される。

【0042】

差動増幅器308は、正入力端子と負入力端子との電圧差に応じた電圧を出力する。正入力端子には、基準電圧源307の基準電圧Vref3が入力され、負入力端子には、検出信号SfbAが入力される。差動増幅器306から出力される電圧が、誤差信号Serとしてスイッチング電源制御部50に入力される。

【0043】

上述した構成を有する図2に示す駆動回路の動作について、誤差信号生成部30Aおよび信号保持部40Aの動作を中心に説明する。

スイッチ制御信号Swがハイレベルの場合、n型MOSトランジスタ10がオン状態となってLED71～7nに電流Ioが供給される。この電流Ioに応じて抵抗20に発生する電圧が、検出信号Sfbとして信号保持部40Aに入力され、増幅器403において増幅される。この場合、トランスファ・ゲート404はオン状態のため、増幅器403から出力される電流は、トランスファ・ゲート

404を介してキャパシタ405を充電または放電する。

【0044】

キャパシタ405に発生する電圧は、検出信号SfbAとして誤差信号生成部30Aに入力され、基準電圧Vref3と検出信号SfbAとのレベル差に応じた電圧が、誤差信号Ser rとして差動増幅器308から出力される。

【0045】

誤差信号Ser rに応じたパルス幅を有するパルス信号Spul seがスイッチング電源制御部50から出力され、このパルス幅に応じた電流Ioがスイッチング電源60からLED71～7nに供給される。スイッチング電源制御部50およびスイッチング電源60の詳細な動作は既に説明したのでここでは省略する。

電流Ioが目標電流より大きくなると、信号SfbAの電圧が基準電圧Vref3より大きくなって、差動増幅器308から出力される誤差信号Ser rの電圧が低下し、パルス信号Spul seのパルス幅が狭くなって、出力電流Ioが減少する。逆に、電流Ioが目標電流より小さくなると、信号SfbAの電圧が基準電圧Vref3より小さくなって、差動増幅器308から出力される誤差信号Ser rの電圧が上昇し、パルス信号Spul seのパルス幅が広がって、出力電流Ioが増加する。このような負帰還の制御が働くことにより、電流Ioは目標電流とほぼ等しくなる。

【0046】

スイッチ制御信号Swがハイレベルからローレベルへ変化すると、AND回路503の出力信号がローレベルに固定されるため、出力電流Ioのフィードバック制御が停止される。

またこの場合、トランスファ・ゲート404がオフ状態になるため、増幅器403の出力電流によるキャパシタ405の充電および放電が停止される。差動増幅器308の入力端子が十分大きな入力インピーダンスを有しているものとする、キャパシタ405に発生した電圧はほぼ一定に保持される。

【0047】

スイッチ制御信号Swがローレベルからハイレベルへ戻ると、トランスファ・

ゲート 404 が導通し、AND 回路 503 が透過状態となるため、出力電流 I_o のフィードバック制御が再開される。このとき、キャパシタ 405 には、n 型 MOS トランジスタ 10 が前回オンからオフへ変化したときの電圧が保持されており、この保持された電圧を初期値として、増幅器 403 の出力電流によるキャパシタ 405 の充電および放電が再開される。温度変化や電源電圧変動などによる出力電流 I_o の変動は、n 型 MOS トランジスタ 10 のスイッチング周期に比べて通常は十分遅いので、前回のフィードバック動作の最後においてキャパシタ 405 に保持された電圧と、次のフィードバック動作において系が定常状態へ収束する際にキャパシタ 405 に保持される電圧との差はあまり大きくならない。このため、スイッチング電源 60 から出力される電流 I_o は、n 型 MOS トランジスタ 10 がオン状態へ戻った後、速やかに定常値へ収束する。

【0048】

以上説明したように、図 2 に示す駆動回路によれば、図 1 に示す駆動回路と同様に動作し、これと同様な効果を奏することができる。

【0049】

誤差増幅を行う差動増幅器（306、308）のゲインは通常大きな値に設定されるため、差動増幅器の出力信号を保持する図 1 に示した方式では、差動増幅器の入力差動電圧が大きくなってしまい、差動増幅器が飽和し易くなる。これに対し、差動増幅器の入力信号を保持する図 2 に示した方式では、入力差動電圧の小さい状態でフィードバック動作が停止されるため、差動増幅器を飽和させ難くすることができ、フィードバック動作が再開された後の収束時間を短くすることができる。

【0050】

<第 3 の実施形態>

次に、本発明の第 3 の実施形態について述べる。

図 3 は、本発明の第 3 の実施形態に係る駆動回路の構成の一例を示すブロック図であり、図 1 および図 3 における同一の符号は同一の構成要素を示す。

図 3 に示す駆動回路では、図 1 に示す駆動回路におけるスイッチング電源制御部 50 がスイッチング電源制御部 50A に置き換えらる。また、スイッチ制御部

80およびクロック信号生成部90が追加される。その他の構成については、図1および図3の駆動回路において同じである。

なお、スイッチ制御部80は、本発明のスイッチ制御手段の一実施形態である。

【0051】

スイッチング電源制御部50Aは、クロック信号生成部90において生成されるクロック信号Sclkに同期したスイッチング周期でスイッチング電源60を動作させる。その他の機能については、上述したスイッチング電源制御部50と同じである。

たとえば図3に示すように、スイッチング電源制御部50Aは、スイッチング電源制御部50における三角波信号生成部501を三角波信号生成部501Aに置き換えた構成を有する。

三角波信号生成部501Aは、クロック信号Sclkに同期した三角波を生成するため、パルス信号Spulseもクロック信号Sclkに同期し、結果として、スイッチング電源60のスイッチング動作がクロック信号Sclkに同期する。

【0052】

スイッチ制御部80は、n型MOSトランジスタ10に入力するスイッチ制御信号Swを出力するユニットである。n型MOSトランジスタ10のオンおよびオフの切り換えを、スイッチング電源60のスイッチング周期における所定の位相で行わせる。

たとえば図3に示すように、スイッチング電源制御部50Aと共通のクロック信号Sclkに同期して、n型MOSトランジスタ10のオンおよびオフを制御する。

通常、スイッチング電源60のスイッチング周波数はn型MOSトランジスタ10のスイッチング周波数より高速に設定される。この場合、たとえば、クロック信号Sclkを分周させた信号に同期して、スイッチ制御信号Swを生成することができる。

【0053】

図4は、図3に示す駆動回路における各部の信号波形とタイミング関係の一例を示したタイミングチャートである。

【0054】

時刻 t_1 において、スイッチ制御信号 S_w (図4 (B)) がローレベルからハイレベルに変化すると、 n 型MOSトランジスタ10が導通し、キャパシタ604に保持された電圧によって出力電流 I_o (図4 (D)) が流れる。また、キャパシタ604からLED71～7nに供給される電圧 V_{LED} (図4 (C)) は、出力電流 I_o によって放電されて低下する。

【0055】

時刻 t_2 において、パルス信号 S_{pulse} (図4 (A)) がハイレベルに変化すると、インダクタ602に電流が供給されてエネルギーが蓄積される。この間も、出力電流 I_o による放電のために電圧 V_{LED} は低下し続ける。

【0056】

時刻 t_3 において、パルス信号 S_{pulse} がローレベルに変化すると、 n 型MOSトランジスタ10が遮断して、インダクタ602に蓄積されたエネルギーが放出される。これにより、パルス電流 I_{pulse} が出力されて、電圧 V_{LED} は上昇に転ずる。その後、時刻 t_4 において、時刻 t_1 と同一の位相に戻る。

以降は、時刻 $t_1 \sim t_4$ と同様な動作が繰り返され、出力電流 I_o がほぼ一定に制御される。

【0057】

スイッチ制御信号 S_w (図4 (A)) のレベルは、たとえば上述した時刻 $t_1 \sim t_4$ のサイクルを1周期とする、パルス信号 S_{pulse} のパルス周期における所定の位相において変更される。すなわち、スイッチ制御信号 S_w (図4 (B)) のレベルが変更される時刻 (t_1 、 t_5 、 t_6) は、スイッチング電源60のスイッチング周期において何れも同じ位相を有しており、この位相において n 型MOSトランジスタ10のオンおよびオフが切り換えられる。

【0058】

仮に、 n 型MOSトランジスタ10のオン／オフ状態の変化がパルス信号 S_{pulse} の位相と無関係に起こるとすると、 n 型MOSトランジスタ10がオン

状態からオフ状態へ変化する直前と、オフ状態からオン状態へ戻った直後とにおける、パルス信号 S_{pulse} のデューティー比（1パルス周期中におけるハイレベル期間とローレベルの期間との比）が著しく不連続になる可能性がある。デューティー比に応じてスイッチング電源 60 の出力パルス電流 I_{pulse} は変化するので、デューティー比に不連続な変化が生じると、出力電流 I_o が過渡的に変動してしまう。

図 3 に示す駆動回路では、n 型 MOS トランジスタ 10 のオン／オフ状態の変更が常に所定の位相で行われるため、こうしたデューティー比の不連続な変化を抑えることができ、出力電流 I_o をより安定化させることができる。

【0059】

その他の動作については、図 1 に示す駆動回路と同様であり、これと同様の効果を奏することができる。

また、図 3 に示す駆動回路は、LED の調光機能を実現するスイッチ制御部 80 とスイッチング電源 60 の制御系とが共通のクロック信号 S_{clk} で動作するため、これらの回路を同一の半導体チップ上に集積化することが容易になる。

【0060】

<第 4 の実施形態>

次に、本発明の第 4 の実施形態について述べる。

図 5 は、本発明の第 4 の実施形態に係る駆動回路の構成の一例を示すブロック図であり、図 2、図 3 および図 5 における同一の符号は同一の構成要素を示す。

図 5 に示す駆動回路では、図 2 に示す駆動回路におけるスイッチング電源制御部 50 がスイッチング電源制御部 50A に置き換えらる。また、スイッチ制御部 80 およびクロック信号生成部 90 が追加される。その他の構成については、図 2 および図 5 の駆動回路において同じである。

【0061】

図 5 に示す駆動回路においても、図 3 に示す駆動回路と同様に、n 型 MOS トランジスタ 10 のオン／オフ状態の変更が常に所定の位相で行われるため、デューティー比の不連続な変化を抑えることができ、出力電流 I_o を安定化させることができる。

その他の動作については、図 2 に示す駆動回路と同様であり、これと同様の効果を奏することができる。

また、LED の調光機能を実現するスイッチ制御部 80 とスイッチング電源 60 の制御系とが共通のクロック信号 S c l k で動作するため、これらの回路を同一の半導体チップ上に集積化することが容易になる。

【0062】

なお、本発明は上述した実施形態に限定されず、種々の改変が可能である。

たとえば、上述した各実施形態において駆動対象の素子は何れも LED であるが、これは一例に過ぎず、たとえば有機 EL 素子など、一定の電流で動作する種々の素子を駆動する回路に本発明の駆動回路を適用することができる。

【0063】

また、第 1 および第 3 の実施形態における信号保持部 40 は、n 型 MOS トランジスタ 10 がオフする前にトランスファ・ゲート 401 をオフさせて誤差信号 S e r r A を保持し、n 型 MOS トランジスタ 10 がオンした後にトランスファ・ゲートをオンさせてキャパシタ 402 の充放電を開始しても良い。

スイッチがオフ状態へ変化する前に誤差信号 S e r r A を保持することで、安定したレベルの信号を保持することができる。これにより、n 型 MOS トランジスタ 10 がオン状態へ戻った後の出力電流 I_o を安定化させることができる。

また、n 型 MOS トランジスタ 10 がオン状態へ戻った後にキャパシタ 402 の充放電を開始させることで、n 型 MOS トランジスタ 10 がオフ状態からオン状態に変化する際の過渡状態を避け、出力電流 I_o が安定した状態でフィードバック動作が始まるので、出力電流 I_o をより安定化させることができる。

【0064】

同様に、第 2 および第 4 の実施形態における信号保持部 40A は、n 型 MOS トランジスタ 10 がオフする前にトランスファ・ゲート 404 をオフさせて検出信号 S f b A を保持し、n 型 MOS トランジスタ 10 がオンした後にトランスファ・ゲート 404 をオンさせてキャパシタ 405 の充放電を開始しても良い。これにより、出力電流 I_o をより安定化させることができる。

【0065】

各実施形態の説明では、スイッチング電源として昇圧型のスイッチング電源を適用した例が示されているが、本発明はこれに限定されない。フォワード型やブリッジ型など、他の種々の回路方式で構成されたスイッチング電源を適用しても良い。

【0066】

各実施形態の説明では、スイッチング電源制御部においてPWM方式の制御が行われているが、本発明はこれに限定されない。スイッチング電源制御部の変調方式には、スイッチング電源の回路方式に合わせて、種々の方式を適用することができる。たとえば、パルス幅を一定にしながら誤差信号に応じてパルス周期を変調する方式や、パルス幅とパルス周期の両方を誤差信号に応じて変調する方式なども適用可能である。生成するパルス信号の数は1つとは限らず、複数のパルス信号を生成する方式も適用可能である。

【0067】

【発明の効果】

本発明によれば、温度変化や電源電圧の変動、素子の製造ばらつきの影響を抑えて一定レベルのパルス電流を出力することができる駆動回路を提供できる。

【図面の簡単な説明】

【図1】

本発明の第1の実施形態に係る駆動回路の構成の一例を示すブロック図である。

【図2】

本発明の第2の実施形態に係る駆動回路の構成の一例を示すブロック図である。

【図3】

本発明の第3の実施形態に係る駆動回路の構成の一例を示すブロック図である。

【図4】

図3に示す駆動回路における各部の信号波形とタイミング関係の一例を示したタイミングチャートである。

【図 5】

本発明の第 4 の実施形態に係る駆動回路の構成の一例を示すブロック図である

。

【図 6】

図 6 は、P W M方式による L E D 駆動回路の一般的な構成を示す回路図である

。


【符号の説明】

10, 601…n型MOSトランジスタ、20, 302, 303…抵抗、30, 30A…誤差信号生成部、40, 40A…信号保持部、50, 50A…スイッチング電源制御部、60…スイッチング電源、70～70n…LED、80…スイッチ制御部、90…クロック信号生成部、301, 401…トランスファ・ゲート、304, 305, 307…基準電圧源、306, 308…差動増幅器、402, 405, 604…キャパシタ、403…増幅器、501, 501A…三角波信号生成回路、502…コンパレータ、503…AND回路、602…インダクタ、603…ダイオード


【書類名】

図面


【図1】




【図2】




【図 4】



【図 5】



【図 6】



【書類名】 要約書

【要約】

【課題】 温度や電源電圧の変動、素子ばらつきの影響を抑えて一定レベルのパルス電流を出力できる、LED等の発光素子の駆動回路を提供する。

【解決手段】 n型MOSトランジスタ10がオンのとき、スイッチング電源60からLEDへ電力が供給され、LEDの電流が抵抗20によって検出される。この検出信号Sfbと目標信号Srefとの誤差信号Ser rが誤差信号生成部30において生成され、信号保持部40において平均化される。平均化された誤差信号Ser r Aに応じて、LEDへの供給電力が制御される。n型MOSトランジスタ10がオンからオフへ変化するとき、LEDへの電力供給が停止され、誤差信号Ser r Aが信号保持部40において保持される。n型MOSトランジスタ10がオフからオンへ変化するとき、保持された誤差信号Ser r Aの信号レベルを初期レベルとして、誤差信号Ser rの平均化が開始される。

【選択図】 図1

特願 2 0 0 2 - 3 1 0 0 9 1

出 願 人 履 歴 情 報

識別番号

[3 9 0 0 2 0 2 4 8]

1 . 変更年月日

1 9 9 9 年 1 1 月 1 9 日

[変更理由]

住所変更

住 所

東京都新宿区西新宿六丁目 2 4 番 1 号

氏 名

日本テキサス・インスツルメンツ株式会社